第1章 数字逻辑概论

第1章 数字逻辑概论 测验题

1、将二进制数(101101.11)B转换成十进制数是
    A、45.3
    B、45.75
    C、46.75
    D、48.75

2、将二进制数(1010 0110 1100)B转换成十六进制数是
    A、A6B
    B、A6C
    C、A6D
    D、E3B

3、将二进制数(101.101)B转换成八进制数是
    A、5.5
    B、5.625
    C、5.25
    D、5.75

4、将十六进制数(36.D)H转换成十进制数是
    A、36.13
    B、54.13
    C、36.8125
    D、54.8125

5、十进制数–10的8位带符号二进制数的原码及补码表示分别是
    A、1111 0101,1111 0110
    B、1000 1010,1111 0110
    C、1000 1010,1111 0101
    D、1000 0101,1111 0110

6、带符号二进制补码0101 1001和1101 0011所表示的十进制数分别为
    A、89,–90
    B、39,–90
    C、89,–45
    D、39,–45

7、用8位二进制补码计算 12+21所得结果为
    A、0101 1111
    B、0001 0111
    C、0010 0001
    D、1010 1100

8、用8位二进制补码计算 –121–29时,所得结果 产生溢出,若出现溢出,解决办法是只有进行位扩展。
    A、不会
    B、会
    C、不确定
    D、可能不会

9、十进制数8的5421BCD码表示为 。
    A、1000
    B、1110
    C、1011
    D、1010

10、字符Y 的ASCII码的十六进制数表示为
    A、4D
    B、59
    C、4F
    D、79

11、将十六进制数(4E.C)H转换成二进制数是 。
    A、0100 1110. 0110
    B、0100 1110. 11
    C、1110 0100.11
    D、0100 1110. 0011

12、8位无符号二进制数(1111 1111)B所对应的十进制数是 。
    A、127
    B、256
    C、255
    D、-1

13、8位二进制补码(1111 1111)B所对应的十进制数真实值是 。
    A、127
    B、256
    C、255
    D、-1

14、8位无符号二进制数可以表示的最大十进制数为256。对吗?

15、对于一个带符号的二进制数,其最高位表示符号位,其余部分表示数值位,所以一个用补码表示的4位带符号二进制数 1001表示的是十进制数 –1。对吗?

16、二进制码1010转换成格雷码为1111。对吗?

17、二进制代码中8421BCD码、格雷码等都是有权码,而余3码、余3循环码等都是无权码。对吗?

18、当关注各信号之间的逻辑关系而不用考虑数字电路的翻转特性时,可将数字波形画成理想的波形。

19、

20、将十进制数转换为二进制数,整数部分和小数部分需要分开进行。整数部分的转换方法是连续除以2直到商为0,每一步的余数作为二进制数的一位数字,最先获得的余数是二进制数的最低位,最后获得的是其最高位; 小数部分的转换方法是连续乘以2直到满足误差要求,每一步取乘积的整数部分作为二进制数的一位数字,同样地,最先获得的整数部分是二进制数的最低位,最后获得的是其最高位。此说法对吗?

21、无符号二进制数1001和0011的差等于0110,对吗?

22、无符号二进制数1001和0101的乘积等于 (101101)B,对吗?

23、十进制数 –25的8位二进制补码表示为 (11100111)B,对吗?

24、8位二进制补码所表示的数值范围为–256 ~ +255,对吗?

25、格雷码10110转换为二进制码后是11011,对吗?

26、字符S的ASCII码值(1010011)在最高位设置奇校验位后,它的二进制表示为11010011,对吗?

27、将一个八进制数写成(803.64),对吗?

第2章 逻辑代数

第2章 逻辑代数 测验题

1、以下表达式中符合逻辑运算法则的是 。
    A、
    B、
    C、
    D、A+1=1

2、逻辑表达式A+BC = 。
    A、A+B
    B、A+C
    C、(A+B)( A+C)
    D、B+C

3、的反函数是
    A、
    B、
    C、
    D、

4、函数的对偶式为
    A、
    B、
    C、
    D、

5、函数L= AB+B+BCD= 。
    A、1
    B、B
    C、A+B
    D、0

6、最小项的逻辑相邻项为 。
    A、ABCD
    B、
    C、
    D、

7、标准与或式是由 构成的逻辑表达式。
    A、与项相或
    B、最小项相或
    C、最大项相与
    D、或项相与

8、当时,同一逻辑函数的两个最小项= 。
    A、0
    B、1
    C、
    D、

9、
    A、0
    B、1
    C、n
    D、

10、设为函数F 的两个最大项,= 。
    A、0
    B、
    C、
    D、1

11、四个逻辑相邻的最小项合并,可以消去_________个因子;
    A、1
    B、2
    C、3
    D、4

12、4变量逻辑函数的卡诺图中,有_________个方格与对应的方格相邻
    A、1
    B、2
    C、3
    D、4

13、函数,,的卡诺图表示如下, 他们之间的逻辑关系是_________。
    A、
    B、
    C、
    D、

14、若逻辑函数则F和G相与的结果为_________
    A、
    B、1
    C、AB
    D、0

15、若逻辑函数则F和G相或的结果为_________。
    A、
    B、1
    C、AB
    D、0

16、
    A、
    B、
    C、
    D、

17、逻辑函数的结果为 .
    A、A
    B、B
    C、
    D、

18、求一个逻辑函数L的对偶式时,下列说法不正确的是 .
    A、把L中的“与”换成“或”,“或”换成“与”
    B、常数中的“1”换成“0”,“0”换成“1”
    C、保持原式中的运算顺序不变。
    D、原变量换成反变量,反变量换成原变量。

19、使逻辑函数为1的最小项有 个。
    A、5
    B、6
    C、7
    D、8

20、如果规定只能使用非门和2输入与非门来实现L=AB+AC,则正确的逻辑图是 .
    A、
    B、
    C、
    D、

21、如果规定只能使用非门和2输入与非门来实现,则正确的逻辑图是 .
    A、
    B、
    C、
    D、

22、已知函数L(A,B,C,D)的卡诺图如图所示,则函数L的最简与-或表达式为 。
    A、
    B、
    C、
    D、

23、已知函数L(A,B,C,D)的卡诺图如图所示,则函数L的最简与-或表达式为 。
    A、
    B、
    C、
    D、

24、已知函数L(A,B,C,D)的卡诺图如图所示,则函数L的最简与-或表达式为 。
    A、
    B、
    C、
    D、

25、下列等式成立的是 。
    A、AB+AC+BC=AB+BC
    B、(A+B)(A+C)=A+BC
    C、A+AB=A
    D、

26、已知A + B = A+ C,则B = C。对吗?

27、已知AB =AC,则B = C。对吗?

28、n 个变量的最小项是包含全部n 个变量的乘积项,在乘积项中每个变量只能以原变量的形式出现一次.对吗?

29、用卡诺图化简一个逻辑函数,得到的最简与或式可能不是唯一的。对吗?

30、 。对吗?

第3章 组合逻辑电路

第3章 组合逻辑电路 测验题

1、电路如图所示,输出端L的表达式为 。
    A、
    B、L=ABC
    C、
    D、

2、由开关组成的逻辑电路如图所示,设开关A、B 分别有如图所示为0”和“1”两个状态,则电灯F 亮的逻辑式为 。
    A、
    B、
    C、
    D、

3、分析下图所示电路,输出函数F的表达式为 。
    A、
    B、F=A+B
    C、
    D、F=AB

4、下图中,A、B为某逻辑电路的输入波形,Y为输出波形,则该逻辑电路为 。
    A、或非门
    B、与非门
    C、与门
    D、同或门

5、已知二变量输入逻辑门的输入A、B和输出F的波形如图所示,则该逻辑电路为 。
    A、与非门
    B、异或门
    C、同或门
    D、无法判断

6、一个十六路数据选择器,其地址输入(选择控制端输入)端有_______个。
    A、16
    B、2
    C、4
    D、8

7、一个译码器若有100个译码输出端,则译码器地址输入端至少有_______个。
    A、100
    B、6
    C、7
    D、8

8、下列电路中,属于组合逻辑电路的是__________。
    A、计数器
    B、触发器
    C、寄存器
    D、译码器

9、用四选一数据选择器实现函数,应使 。
    A、
    B、
    C、
    D、

10、组合逻辑电路中的竞争冒险是由______引起的。
    A、门电路的延时
    B、触发器的延时
    C、最小项
    D、最大项

11、如图所示电路中,Y(A,B,C,D )的最小项表达式是( )
    A、Y=m(0,1,2,3,4)
    B、Y=m(1,2,3,4)
    C、Y=m(5,6,7)
    D、Y=m(3,5,6,7)

12、一位8421 BCD码译码器的数据输入线与译码输出线的组合是 。
    A、4:6
    B、1:10
    C、4:10
    D、2:4

13、设计一个对1000个符号进行二进制编码,则至少要 位二进制数码。
    A、3
    B、10
    C、11
    D、1000

14、设计一个裁判表决电路。裁判组由三个人组成:主裁判A、副裁判B和C。在判定一次比赛的结果时必须按照如下原则:只有当两个或两个以上裁判支持,并且其中有一个为主裁判时,比赛结果的裁决才有效。令A、B、C为1表示支持,为0表示反对。裁决Y为1表示有效,为0表示无效。下列表达式中能够实现该电路功能的是 。
    A、Y=ABC
    B、Y=A+B+C
    C、Y=A+BC
    D、Y=AB+AC

15、当七段显示译码器的七个输出端状态为abcdefg=0011111时(高电平有效),译码器输入状态(8421BCD码)应为____________。
    A、0011
    B、0110
    C、0101
    D、0100

16、下列表达式中不存在竞争冒险的有 。
    A、
    B、
    C、
    D、

17、函数 ,当变量的取值为 。将不出现冒险现象。
    A、B=C=1
    B、B=C=0
    C、A=1,C=0
    D、A=0,B=0

18、设计一个4输入的二进制码奇校验电路,需要 个异或门。
    A、2
    B、3
    C、4
    D、5

19、用3-8线译码器74HC138可以构成6-64线译码器,需要 片74HC138。
    A、7
    B、8
    C、9
    D、10

20、为了使74HC138正常工作,使能输入端的电平应是 。
    A、110
    B、100
    C、111
    D、011

21、多路数据分配器可以直接由 来实现。
    A、编码器
    B、译码器
    C、多路数据选择器
    D、多位加法器

22、用两片4位比较器74HC85串联接成8位数值比较器时,低位片中的所接的电平应为 。
    A、110
    B、100
    C、111
    D、001

23、如图所示电路中,Y 的最小项表达式是
    A、Y=m(0,1,2,3,4)
    B、Y=m(1,2,3,4,7,8,13,14)
    C、Y=m(1,2,4,5,6,7)
    D、Y=m(1,2,4,7,8,11,13,14)

24、逻辑函数L 的卡诺图如图所示,以下关于L 的最简与或表达式正确的是 .
    A、
    B、
    C、
    D、

25、逻辑函数L 的卡诺图如图所示,以下关于L 的最简与或表达式正确的是 .
    A、
    B、
    C、
    D、

26、逻辑函数L 的卡诺图如图所示,以下关于L 的最简或与表达式正确的是 .
    A、
    B、
    C、
    D、

27、逻辑函数L 的卡诺图如图所示,以下关于L 的最简与或表达式正确的是 .
    A、
    B、
    C、
    D、

28、下图是能够对两个一位二进制数的大小进行比较的电路,下述说法正确的是 .
    A、当A >B 时,L1=1,L2=0,L3=0.
    B、当A >B 时,L1=0,L2=0,L3=1.
    C、当A =B 时,L1=0,L2=1,L3=0.
    D、当A <B 时,L1=0,L2=0,L3=1.
    E、当A <B 时,L1=1,L2=0,L3=0.

29、实现两个一位二进制数相加的电路叫全加器。对吗?

30、实现两个一位二进制数和来自低位的进位相加的电路叫全加器。对吗?

31、组合逻辑电路通常由逻辑门和触发器组合而成。对吗?

32、普通编码器的2个或2个以上的输入同时为有效信号时,输出将出现错误编码。对吗?

33、当2个或2个以上的输入同时为有效信号时,优先编码器将只对优先级别高的输入进行编码。对吗?

34、串行进位加法器的缺点是运算速度慢,优点是电路结构简单。超前进位加法器的优点是运算速度快,缺点是电路结构复杂。对吗?

35、当一个逻辑门的两个输入端的信号同时向相反方向变化,而变化的时间有差异的现象,称为竞争。由竞争而可能产生输出干扰毛刺的现象称为冒险。对吗?

36、常用的消除组合逻辑电路中竞争冒险的方法有三种:发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。对吗?

37、二进制译码器的作用是将输入的代码译成特定的信号输出。对吗?

第三章作业-4月16日前提交

1、分析与设计题

第4章  锁存器和触发器

第4章  锁存器和触发器 测验题

1、如下图所示电路构成的锁存器,以下哪组R,S输入信号将导致相应信号撤销后,电路进入不确定状态
    A、0,0
    B、0,1
    C、1,0
    D、1,1

2、指出下图所示电路构成的锁存器为哪种类型的锁存器?
    A、RS锁存器
    B、门控RS锁存器
    C、逻辑门控D锁存器
    D、传输门控D锁存器

3、以下关于锁存器和触发器描述正确的是
    A、锁存器和触发器都是脉冲电平敏感器件
    B、锁存器和触发器都是脉冲边沿敏感器件
    C、锁存器是脉冲电平敏感器件,触发器是脉冲边沿敏感器件
    D、锁存器是脉冲边沿敏感器件,触发器是脉冲电平敏感器件

4、试指出下图所示电路对CP信号的敏感类型
    A、高电平
    B、低电平
    C、上升沿
    D、下降沿

5、已知某触发器的电路结构如下图所示,请指出该触发器属于以下哪种类型的触发器
    A、主从触发器
    B、维持阻塞触发器
    C、利用传输延迟的触发器
    D、SR触发器

6、如图所示维持阻塞D触发器电路图中,红色字体标注的反馈线中哪条线为置1维持线。
    A、A
    B、B
    C、C
    D、D

7、当输入端S和R为 ,由或非门构成的基本SR锁存器会出现不稳定状态。
    A、S=1,R=0
    B、S=0,R=1
    C、S=1,R=1
    D、S=0,R=0

8、当输入端S和R为 ,由或非门构成的基本SR锁存器保持原状态不变。
    A、S=1,R=0
    B、S=0,R=1
    C、S=1,R=1
    D、S=0,R=0

9、用或非门构成的基本SR锁存器,其特性方程中,约束条件为SR=0。这说明两个输入信号 。
    A、不能同时为0
    B、不能同时为1
    C、可以同时为1
    D、可以同时为0

10、当输入端为 ,由与非门构成的基本SR锁存器会出现不稳定状态。
    A、=1,=0
    B、=0,=1
    C、=1,=1
    D、=0,=0

11、对于门控D锁存器来说,在 条件下,输出端Q总是等于输入的数据D
    A、使能脉冲之前
    B、使能脉冲期间
    C、使能脉冲之后的瞬间
    D、任何时候

12、触发器有 个稳定状态,它可以存储1位二进制码,存储8位二进制信息需要 个触发器
    A、1, 2
    B、2, 2
    C、2, 4
    D、2, 8

13、触发器被清零(复位)后,Q和端的状态分别为 和 。
    A、0,0
    B、0,1
    C、1,0
    D、1,1

14、触发器的输出逻辑电平从1到0或从0到1的转换称为
    A、置位
    B、清零
    C、翻转
    D、保持

15、触发器CP 输入端的三角形符号指的是
    A、低电平有效输入
    B、高电平有效输入
    C、边沿触发
    D、电平触发

16、下降沿触发的边沿JK 触发器在CP 下降沿到来之前J=1、K=0,而CP下降沿到来之后变为J=0、K=1,则触发器的状态为
    A、0
    B、1
    C、状态不变
    D、状态不确定

17、假定锁存器的初始状态为0。对于下图所示的电路和输入波形,输出端Q 的波形图为 。
    A、
    B、
    C、
    D、

18、假设电路的初始状态为Q= 1,对于下图所示的电路和输入波形,输出端Q和的波形图为 。
    A、
    B、
    C、
    D、

19、在下图中,假设触发器的初态均为0,则Q的波形图为 。
    A、
    B、
    C、
    D、

20、在下图中,假设触发器的初态为0,则Q的波形图为 。
    A、
    B、
    C、
    D、

21、用CMOS电路74HCT02或非门构成消除机械开关抖动影响的电路及开关S由位置A到B时波形如图所示,试确定Q端的波形为 。
    A、
    B、
    C、
    D、

22、在下图中,假设所有触发器的初态均为0,则在时钟脉冲CP的作用下,Q1、Q0的波形图为 。
    A、
    B、
    C、
    D、

23、下图是D 锁存器定时图,下列说法正确的是 。
    A、表示输入数据信号D的建立时间。
    B、表示输入数据信号D的保持时间。
    C、表示使能信号E脉冲宽度的最小值。
    D、表示输出信号对输入信号的响应延迟时间,即输出Q从低电平到高电平对信号D的延迟时间
    E、表示输出信号对输入信号的响应延迟时间,即输出Q从高电平到低电平对信号E的延迟时间。

24、由D触发器构成JK触发器的电路是 .
    A、
    B、
    C、
    D、

25、在下图所示电路中,能完成T 触发器逻辑功能的电路有 .
    A、
    B、
    C、
    D、

26、在图示电路中,能完成的逻辑功能的电路有 .
    A、
    B、
    C、
    D、

27、在图示电路中,能完成 的逻辑功能的电路有 .
    A、
    B、
    C、
    D、

28、JK触发器在JK输入信号的作用下可以工作在4个状态——置1,置0,保持和翻转。

29、JK触发器当JK都为1时,下一个状态维持与现态一致。

30、T触发器的下一状态与T输入信号保持一致。

31、SR触发器输入信号的约束条件为S+R=0。

32、触发器的状态通常指输出端的状态。

33、由或非门构成的基本SR锁存器在S=1、R=0时,将使锁存器进入置位状态。

34、由与非门构成的基本SR锁存器在=1、=0时,将使锁存器进入置位状态。

35、下图所示D锁存器,只有当使能端E=1时,输入端D的值才会影响到Q的状态

36、JK触发器有使输出不确定的输入条件。

37、边沿JK触发器在输入J=K=1时,如果CP信号的频率为32 kHz,则Q端输出脉冲的频率为16 kHz。

38、对于有异步置位端的D 触发器,当异步置位信号无效时,在CP 信号的作用下,才能响应D 端的输入。

39、触发器的传输延迟时间说明了输出端Q对于CP有效跳变沿响应时所需的时间。

40、所有触发器的建立时间都不为零。

41、触发器的保持时间是指在有效电平转换之前,数据必须保持不变的时间间隔。

42、锁存器和触发器都属于双稳态电路,它们存在两个稳定状态,从而可存储、记忆1位二进制数据。对吗?

43、虽然传输门控D锁存器和逻辑门控 D锁存器的电路结构不同,但逻辑功能是完全相同的。对吗?

44、下图两个非门构成的电路就是一个最基本的的双稳态电路。在接通电源后,它可能随机地进入0状态或1状态,且能长期保持这一位二进制数据不变。但因为没有控制机构,所以无法在工作时改变和控制它的状态,从而不能作为存储电路使用。对吗?

45、触发器的电路结构与逻辑功能没有必然联系。同一种逻辑功能的触发器可以用不同的电路结构来实现;同一种电路结构的触发器可以实现不同的逻辑功能。对吗?

46、如果在时钟脉冲CP =1期间,由于干扰的原因,使触发器的数据输入信号经常有变化,此时不能选用TTL主从型结构的触发器,而应该选用边沿型或维持阻塞结构的触发器。对吗?